Investigación

Investigación UNAPEC

Volver al listado
Análisis, diseño y desarrollo con DSP (digital signal processor) y FPGA (Field Programmable Gate Arrays), de un modelo de SPF - subsistema predictivo de fallas en la señal de entrada AC, como complemento a la estabilidad del convertidor de potencia y energía autorregulado digitalmente.
Línea de investigación:
Coordinación: Fernando Alfredo Manzano
Participantes:
Contacto: fmanzano@adm.unapec.edu.do
Fecha de emisión: 01 / Jan / 2014
Duración: 18 Meses
Financiamiento: FONDOCYT UNAPEC
Estado: Inactivo

Resumen

Creados y probados en MATLAB/SIMULINK los Modelos matemáticos de Fallas. Comprobados los principios de Linealidad en Invariancia en el Tiempo a nivel de Modelo. Seleccionados lo modelos con mejores parámetros para la realización posterior de circuitos. Escritos los Algoritmos DSP que modelarán el muestreo de la Señal AC simulada. Derivados los patrones simulados de muestras almacenables para posterior comparación con Hallazgos publicados en el Portal creado PECARD (Potencia y energía convertida y autorregulada digitalmente). Incorporadas las pendientes líneas de trabajo con los otros modelos de Fallas a los Laboratorios regulares de la Carrera de Ing. Eléctrica de Potencia y de Comunicaciones